عرضت شركة إنتل تقنيتها لبناء حزم متعددة الشرائح كبيرة جدًا تصل إلى 12 ضعف حجم أكبر معالجات الذكاء الصناعي، متفوقة على أكبر معالجات TSMC — مخططها الأرضي بحجم الهاتف المحمول، مجهز بذاكرة HBM5، وبقطع معالجة 14A وذاكرة SRAM بحجم 18A
كانت إنتل أول شركة تبني تصميم شريحة مفككة صراحةً، يتكون من 47 شريحة، مع وحدة معالجة الرسوميات Ponte Vecchio للحوسبة لتطبيقات الذكاء الاصطناعي والحوسبة عالية الأداء. لا يزال هذا المنتج يحمل الرقم القياسي لأكثر التصاميم متعددة القطع سكانًا، لكن Intel Foundry تتصور شيئًا أكثر تطرفًا بشكل كبير: حزمة متعددة الشرائح تدمج ما لا يقل عن 16 عنصرًا للحوسبة عبر ثمانية رقائق أساسية، و24 كومة ذاكرة HBM5، وتمتد لتصل إلى 12 ضعف حجم أكبر شرائح الذكاء الاصطناعي في السوق (بحجم إطار 12 مرة، متفوقة على حجم إطار TSMC البالغ 9.5 مرة). بالطبع، لا يسعنا سوى التساؤل عن استهلاك الطاقة ومتطلبات التبريد لمثل هذه المعالجات العملاقة.
تُظهر حزمة إنتل المفاهيمية متعددة الرقائق 2.5D/3D وجود 16 عنصرًا حسابيًا كبيرًا (محركات ذكاء اصطناعي أو وحدات معالجة مركزية) تم إنتاجها باستخدام تقنية تصنيع إنتل 14A أو حتى أكثر تقدمًا 14A-E (بدقة فئة 1.4 نانومتر، مع ميزات محسّنة، ترانزستورات RibbonFET 2 من الجيل الثاني مع بوابات شاملة، وتحسين توصيل الطاقة عبر PowerVia Direct من الخلف).
تجلس هذه فوق ثمانية رقائق أساسية للحوسبة (من المفترض أنها بحجم الشبكة الدقيقة) مصنوعة بتقنية 18A-PT (فئة 1.8 نانومتر، محسّنة للأداء باستخدام القنوات الشاملة عبر السيليكون (TSVs)، وتوصيل الطاقة من الخلف) والتي يمكنها إما القيام ببعض أعمال الحوسبة الإضافية، أو احتواء الكثير من ذاكرة التخزين المؤقت SRAM لرقائق الحوسبة 'الرئيسية'، كما توضح إنتل في مثالها.
تتمثل الوحدات الأساسية في الاتصال ببلاطات الحوسبة باستخدام تقنية Foveros Direct 3D، مستفيدة من تقنية الربط الهجين بالنحاس إلى النحاس عالية الكثافة تحت 10 ميكرومتر لتوفير أقصى عرض نطاق وكفاءة للطاقة للوحدات العليا. تُعد تقنية Foveros Direct 3D من إنتل حاليًا قمة ابتكارات التغليف لدى مصنع إنتل، مما يبرز التصميم المعقد للغاية.
تستفيد الرقائق الأساسية من EMIB-T (نسخة محسنة من جسر الاتصال متعدد الرقائق المضمن مع TSVs)، مع UCIe-A في الأعلى، للاتصالات الجانبية (2.5D) فيما بينها ومع رقائق الإدخال/الإخراج المصنوعة بتقنية 18A-P (فئة 1.8 نانومتر، محسنة للأداء)، والرقائق الأساسية المخصصة، لدعم ما يصل إلى 24 مجموعة ذاكرة HBM5.
من الجدير بالذكر أن إنتل تقترح استخدام EMIB-T مع UCIe-A في الأعلى لربط وحدات HBM5 المخصصة بدلاً من استخدام أكوام HBM5 وفقًا لمعيار JEDEC مع واجهة معيارية صناعية، ربما للحصول على أداء وقدرة أكبر. نظرًا لطبيعة العرض المفاهيمي، فإن استخدام أكوام HBM5 المخصصة ليس مطلبًا في التصميم؛ بل هو ببساطة وسيلة لإظهار أن إنتل يمكنها دمج مثل هذه الأجهزة أيضًا.
يمكن للحزمة الكاملة أيضًا دعم PCIe 7.0، والمحركات البصرية، والأقمشة غير المتماسكة، و224G SerDes، ومعجلات ملكية لأشياء مثل الأمن، وحتى ذاكرة LPDDR5X لزيادة سعة DRAM.